PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-015471

(43)Date of publication of application: 22.01.1988

(51)Int.Cl.

H01L 29/78 H01L 27/12

(21)Application number: 61-159253

(71)Applicant: SEIKO INSTR & ELECTRONICS LTD

(22)Date of filing:

07.07.1986


(72)Inventor: SHINPO MASAFUMI

(54) THIN FILM TRANSISTOR AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To obtain a recrystallized film having high uniformity using beam annealing to treat a first thin semiconductor film made into a plurality of stripe—shaped islands.

CONSTITUTION: A first semiconductor film 20 of high resistance is formed into plurality of stripes on a substrate 1 and they are selectively etched to a prescribed length (more than a channel length) after treated with beam-annealing in their lengthwise direction. And then n+ source and drain areas 32 and 31 are provided at the both sides of the plurality of first semiconductor films 20 by depositing and selectively etching a second semiconductor films of low resistance and contact windows 61 and 62 are opened after depositing a gate insulating film 40 and then, a gate electrode 53 and drain and source electrodes 51 and 52 are arranged. Thus, the adoption of channel areas in the form of thin stripes facilitates monocrystallization of a recrystallized layer.



⑩日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63 - 15471

@Int.Cl.4

識別記号

庁内整理番号

❸公開 昭和63年(1988)1月22日

H 01 L 29/78

3 1 1

Z-8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全6頁)

図発明の名称

薄膜トランジスタとその製造方法

②特 願 昭61-159253

愛出 願 昭61(1986)7月7日

⑩発 明 者 新 保

雅 文 東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

の出 願 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

砂代 理 人 弁理士 最 上 務 外1名

明 相 自

1. 発明の名称

薄拠トランジスタとその製造方法

- 2. 特許請求の範囲
- (2) 複数個の第1半導体薄膜がエネルギービームによって溶験再結晶された結晶膜であることを特徴とする特許請求の範囲第1項配載の薄膜トランジスタ。
- (3) 複数額の第1半導体静敗の各々のチャンネル幅方向の幅が5㎞以下であることを特徴とする

特許請求の範囲第1項もしくは第2項記載の神順 トランジスタ。

- (4) 前記ゲート電極と第2半導体薄膜はゲート 絶験膜をはさんだ平面的に重微せずオフセット部 があり、オフセット部の第1半導体薄膜は一導電型に低低抗化されていることを特徴とする特許請求の範囲第1項から第3項いずれか記載の薄膜トランジスタ。
 - (5) (a) 前線基板上に複数個で互いに平行なストライプ状の高抵抗第1半導体離脱を設ける 第1工程
 - (b) 第1半導体薄膜を溶融可結晶化すべくエネルギービームで前記ストライプの長さ方向に走査してピームアニールすると共に、第1半導体薄膜を一導衛型もしくは逆導電型高抵抗結晶膜とする第2工程
 - (c) 第1半導体薄膜のストライプの長さ方向に 互いに離園し、鉄薄膜を束ねる様に一導電型 低抵抗第2半導体薄膜を選択的に設け、ソー ス領域とドレイン領域を形成する第3工程

- (d) ゲート 絶縁 視を少なく共第 1 半導体対 設上 に形成する第 4 工程
- (c) 導電製を堆積し、選択エッチによってゲート絶縁製上に複数の第1半導体離膜をチャンネル領域とする様にゲート電極を形成する第5工程

より収る辞級トランジスタの製造方法。

- (6) 前記第1工程における第1半導体薄膜のストライプ長さが前記基板の大きさと同程度に長く、前記第2工程のピームアニールの後、第1半導体 薄膜を所望の長さに選択エッチする工程を付加したことを特徴とする特許請求の範囲第5項記載の 競队トランジスタの製造方法。
- (7) 前記第5 工程においてゲート 電極と第2 半導体薄機との間に平面的に重要しない様にオフセット部を設け、第5 工程の後にオフセット部の第1 半導体静散にゲート電極をマスクに一導電型不純物をイオン注入する工程を付加したことを特徴とする特許請求の範囲第5 項もしくは第6 項記載の薄膜トランジスタの製造方法。

〇一技術は、将来の三次元集積回路の重要な部分 を占める。SOI技術は、半導体薄膜をレーザビ ーム、電子ピーム、赤外線等のいわゆるエネルギ ーピームで溶除・再結晶化するものが多い。再結 品数を再現性良く均一に形成するためには多くの 方法があり、例えば日軽エレクトロニクス198 5年10月7日号 229頁(特に250頁)に 記載されている。その中で(1)ピーム強度を変化 させる方法は、基板上全面に堆積された半導体膜 を用い、ビーム強度分布の精密な制御と安定性が 必要である。 (2)半導体膜表面に反射膜や吸収膜 を設けビーム強度分布をもたせる方法は、反射膜 等の形成工程が多くなる問題がある。 (3)熱の速 け方に差をつける方法も(2)と同様に工程が多い。 以上の問題点に加えて、これらの方法は基木的に ピームの照別された部分の半導体膜内にTFTを 形成するもので、そのサイズはピーム提以下であ る。それ以上大きくする場合には、2回のビーム。 アニールの重ね合わせ部分を用いる必要があり、 枯晶粒界等が入りやすい。また、再結局時にはビ

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、レーザアニール等で再結晶化された 半導体薄膜を用いた絶縁ゲート型薄膜トランジスタ (1FT) の構造と製造方法に関するものである。

く発明の収要》

本発明によるTFTは多チャンネルをもったもので、 絶縁基板上の 複数 個のストライブ形の 島状 高級 で 一導 電型 もしくは逆 専電型 の第 1 半導 体 神殿 を 束 ねる 様 に 設け た に 紙 紙 び で し み は 世 の 第 2 半 導 体 神殿 から 成る ソート 絶 極 な の と の が 1 半 準 体 神殿 から 成る ツート 絶 極 な で し て で 大 の と の ケート 智 極 から 成 お 領 は と て で 散 は は 、 複 数 例 の ストライブ 状 島 状 額 け ら れ る の で 、 ビーム アニール 走 査 に よって 単 枯 品 い や す い

《従来の技術》

非品質絶縁物上の結晶シリコン技術いわゆるS

ーム照射された部分すべての熱を放散する必要があるため、基板への影響は無視できない。特に基板が低融点ガラス等の場合には、これは重要な問題である。

〈発明が解決しようとする問題点〉

本発明は叙上の問題点を改善するためのもので、 均一性の良い特性をもった TFTを大面積基板上 に形成でき、基板に影響を与えにくいピームアニ ールTFT 構造とその容易な製造方法を提供する ものである。

(問題点を解決するための手段)

本発明においては、 (1)絶縁越板上の高抵抗第 1半導体薄膜をストライプ形の複数の高状節域と する工程 (2)ストライプの長さ方向のピームアニール (3)ストライプの長さ方向の両側に第1半導体膜を束なる形で低抵抗第2半導体とリース 及少びドレイン領域を選択形式 (4)ゲート絶縁関トでは大第1半導体膜のストライプを横断として設ける工程 より成る製造方法であり、構造 を有する。

(作用)

く実施例〉

a. 実施例1 TFT構造(第1図)

第1図は本発明によるTFTの構造例で第1図 (a)は平面図、第1図(b)、(c)及び(d)

イブの及さ方向にピームアニール走査された再結 品半導体膜が最適である。ゲート絶縁膜40には CVD等により堆積された3LO2や3LN膜や無酸化 膜を用いることができる。

この構造では、第1半導体脱20のストライプ 幅をW. 本数を N と すれば、木 T F T の チャンネ ル 脳 W ≒ N W となる。また、 W は各ストライプに よって 等しい必要はない。

b. 実施例2 製造工程例(第2図)

第2図には実施例1のTFT構造を実現するための製造工程に沿った平面図を示す。第2図(a)は基板1上に多結品 Su やaー Su 等の高低抗第1半 図である。各ストライブは幅W・ 間隔 S を有してある。各ストライブは幅W・ 間隔 S を有している。として、 のに Ar C H レーザを用いる 7 ~ 8 本 アニールできる と ストライブは 7 ~ 8 本 アニールできる プ が は るのは その中心 部の 3 ~ 4 本 の ストライブの 良ましい。 W は 最大 5 畑・ S は 最大 ピーム 7 の 長 1/2 の 程度に 選ぶの が 望ましい。 ストライブの

はそれぞれ第1図(a)のハーA′線、B-B′ 線、C - C′線に沿った断流図である。絶縁結板 1上にストライプ形状をした複数の島状第1半導 体股(例えばP^ SL膜)20がチャンネル長方向 と並行に設けられ、Pチャンネル領域21,22, 23を形成している。 n * ソース及びドレイン領 城32,31は低抵抗第2半弹体膜30(别え ぱ n ⁺ 多結晶 St)により複数の P チャンネル領域 21~23を束ねる様にそれらの両側に配され、 ゲート 植 段 数 4 0 は Pチャンネル 鎖 域 2 1 ~ 2 3 上を被覆し、さらにその上にゲート電板53が複 数のPダャンネル領域21~23を模切る様に設 けられている。必要に応じソース及びドレイン徴 極52.51はゲート絶縁数40に設けたコンタ クト窓62,61を介してn゚ ソース及びドレイ ン領域32,31に接して形成される。 垃板1に は、石英、ガラス等の絶縁物や絶縁脱コートされ たSは基板等が用いられる。ガラス基板を用いる場 合には必要に応じ表面にSLOa等がパッファ絶縁数 として挿入される。第1半導体験20は、ストラ

さは、TFTのチャンネル長以上であれば任意に 選べるが、この例の場合基板1のサイズ(資径ま たは幅)と同程度にしている。第2図(a)の状 態でピームアニールした後、第2図(b)の如く 第1半導体数20を所定の長さ(チャンネル長以 上)に選択エッチする。第2図(C)は、低抵抗 第2半身体膜(n * 多結晶 St)を堆積・選択エッ チによって複数の第1半導体膜20の両側にn・ ソース及びドレイン領域32.31を設けた平 面図を示す。 n * ソース及びドレイン領域32. 3 1 の形成は、n * 多精品Su や n * a - Si 膜の堆 段、選択エッチ、ピームや炉によるアニールによ る低低抗化が狙ましい。また、第1半導体脱はこ の段階でチャンネル領域21.22となるが、そ の導電型やキャリア密度は第2回(a)の段階の 第1半導体膜堆積時、堆積後から第2図(c)の 段階のいずれかの工程に不軛物数加やイオン注入 を付加することにより初御される。第2図(d) は、ゲート絶縁膜40の堆積後、コンタクト窓 61.62を開乳し、金属膜等でゲート電極53. ドレイン及びソース 電板 5 1 、 5 2 を設けた 平面 図である。

第2図(C)の第2半導体膜30の選択エッチ 工程は、例えばn * SiとP型Siに対し選択比の大きいCl2系のドライエッチやウェットエッチと共 に両者の膜質の差(例えば非品質と単結晶)を利 用すると容易である。

C. 実施例3 TFT構造(第3図)

第3回にはセルファライン工程ができるTFT 構造例を示し、第3回(a)は平面図、そのDーD' 線に沿った断面を第3回(b)に示す。この例では、ゲート電極(例えば n * 多結晶膜)53と n * ソースまたは n * ドレイン領域32,31は平面的に重型せずにオフセット部がある。そのオフセット部の第1半導体膜は n 領域311,312,321,322の形成は、チャンネル領域21,22が設けられている。 n 領域311。312,321,322の形成は、ゲート電板53をマスクにした n 型不純物のイオン注入等で行なえ、後で詳述する。

レイン電板 5 2 、 5 1 を形成し完成した断面を示す。 第 3 図 (†) の 例の 様に、 フィールド 絶 稼 膜 7 0 を 第 4 図 (d) の 工程 後 に 堆 積 することもできる。

以上n チャンネルTFTを例に述べたが、Pチャンネル、デブレッション型等も各領域の登役型キャリア密度の選択で可能である。

(発明の効果)

d, 実施例4 製造工程例(第4図)

第4回には第3回の実施例3のTFT構造の製 造工程所面図を示す。第4図(a)はストライプ 状第1半巻体膜をビームアニールして再結晶P型 SI膜22を形成した断面、第4図(b)は第2半 専体膜である n * 多結晶 St 膜で n * ソース及びド レイン領域32、31を形成した断面、第4図 (C) はゲート絶縁膜40堆積機さらにゲート質 権53を形成した断面であるゲート電権53には 多結晶Stやa-Stの他に高融点金属等が用いられ 型不純物をイオン注入してP型SI膜22内に n型 領域312、322を設けた状態を示す。ゲート 絶縁脱40がイオン注入に対し厚すぎる場合には ゲート電極53をマスクにゲート絶縁膜40を進 択エッチし厚みを薄くするか除去する。後者の場 合、イオン注入の他に、n型不純物の堆積・ビー ムアニールまたはn型不純物雰囲気でのビームア ニール等のレーザドーピングも適用できる。第4 図(e)は、コンタクト窓を開孔し、ソース・ド

品化がより容易になる利点をも有する。そのため、 2 暦 | C や 三 次元 | C への応用も容易である。 4 . 図面の簡単な説明


第1図(a)は本発明による「FT橋造の平面図、第1図(b)~(d)はそれぞれ第1図(a)のA~A′線、B-B′線及びC-C′線に沿った断面図、第2図(a)~(d)は第1図のTFTの製造工程順平而図、第3図(a)は他の実施例によるTFT橋造の平面図、第3図(b)は第3図(a)~(e)は第3図のTFTの製造工程順断面図である。


> 出順人 セイコー電子工業株式会社 代理人 弁理士 始 上 務




(他1名)


特開昭63-15471(5)







本発明のTFT構造例を示す図 第 | 図







本発明のTFT構造例を示す図 第 | 図











本発明によるTFT製造工程順の平面図 第2図





TFT構造例を示す図 第3回

特開昭63-15471(6)

